一个VHDL语言的问题 高手帮帮忙啊

我初学VHDL语言
这是用行为描述方式 写的一个 全加器

对于这条语句我一点都不懂 这是我从书上抄下来的

运行时总有两个错误说
标示符（s_tmp ，co_tmp ）错误 我打**的两行

请哪位高手解释一下打“\\” 的几行是什么意思
先谢谢了 o(∩_∩)o..

library ieee;
use ieee.std_logic_1164.all;
entity full_adder is
port(a,b,cin:in std_logic;
co: out std_logic;
s: out std_logic);
end full_adder;
architecture behave of full_adder is
begin
process(a,b,cin)
constant s_tmp: std_logic_vector(0 to 3):="0101"；\\\\\\
constant co_tmp: std_logic_vector(0 to 3):="0011";\\\\\\\
variable number: integer range 0 to 3;
begin
if(a='1')then
number :=number+1;
end if;
if(b='1')then
number :=number+1;
end if;
if(cin='1')then

VHDL语言编程问题？ vhdl语言设计中编程风格的问题 求助高手赐教一个VHDL编的十进制减法计数器 求救：高手帮忙编一个交通灯控制的VHDL程序 找高手帮身为大学生的我设计一个VHDL程序～～～～本人在此先谢谢了！！！！ 求助:VHDL语言设计一个交通灯 问一个关于VHDL写的I2C协议的问题 秒表的VHDL语言设计程序！ 基于VHDL语言的频率计设计 有懂VHDL语言的吗？