关于VHDL，新手求助，还望各位大虾帮忙

来源：百度知道 编辑：UC知道 时间：2024/09/22 05:41:35
Error: Run Analysis and Synthesis (quartus_map) through Technology Mapping followed by Timing Analyzer (quartus_tan) on top level entity "priority" before running timing simulation in Simulator (quartus_sim)

最近在学vhdl，在编一个简单的程序的时候本想进行时序仿真看看效果，结果运行的时候有这样一个错误，也不知道什么意思，还望大家帮我解决解决。
另外，关于VHDL的学习，有没有什么好的建议呢？本人时间很紧张，必须尽快掌握那玩意啊

可能是你取的实体名与顶层文件名不一致造成的，而且MAX+PLUS II与Quartus II不支持中文路径。没看到具体程序。
你在新建工程的时候是否使用到了中文，上述两款软件都不支持中文。
你的问题很大可能是名字取得不一致，也就是说，你的entity后的名字与你原本取得顶层文件名不一致，绝大多数情况是这样（如果程序没有错误的话）。