FPGA的最高计数频率可以达到多少？

来源：百度知道 编辑：UC知道 时间：2024/07/04 10:14:08
使用FPGA仅仅实现对脉冲的计数，不再要其完成其他任何功能，利用现有市面上的FPGA芯片，最高计数频率可以达到多少Hz？
假设设计达到最短时延，时钟也可以满足任意高频率的要求，其计数频率达到多少？

150MHz

这个不同的芯片有不同的指标，而且不同的设计也会不同的连线延时，所以这个得自己去试，比方说DE2教学版上的提供了50M的时钟，但我用内部PLL把它弄到300M的时候我的电路仍能正常工作，多试几次吧。