用verilog hdl 设计的数字密码锁要模块化设计的

来源：百度知道编辑：UC知道时间：2024/07/03 02:16:12

需要代码

写了一个，不知道符不符合你要求，需要的话，给个邮箱给我，我把文件和仿真文件一起发给你

大概功能如下：

reset复位系统，系统初始化密码是111

在空闲状态下：按下change键进入修改密码状态，按下set键进入开锁状态

在修改密码状态下：首先要输入原来的密码，通过code2 code1 code0输入三位原密码，按enter确认
输入密码正确，correct输出1，并进入密码修改状态，继续通过code2 code1 code0输入三位新密码，按enter确认，
输入密码不正确，correct输出0，并返回空闲状态

在开锁状态下：通过code2 code1 code0输入三位原密码，按enter确认
输入密码正确，correct输出1，open输出1，表示锁已经打开，返回空闲状态
输入密码不正确，correct输出0，open输出0，表示开锁失败，并返回空闲状态

123

关于EDA设计,用Verilog HDL语言用Verilog HDL描述的8分频器 Verilog HDL 和 VHDL verilog hdl仿真怎么用maxplusII来编译仿真verilog-hdl 有谁会VERILOG HDL语言？如何用Verilog HDL语言实现Viterbi算法？ Verilog HDL中怎么让块语句顺序执行？学《Verilog数字系统设计教程》用什么工具哪位前辈给我推荐一本verilog hdl方面比较权威的书

用verilog hdl 设计的数字密码锁 要模块化设计的

用verilog hdl 设计的数字密码锁要模块化设计的