加法器和译码器级联的电路设计问题

来源：百度知道 编辑：UC知道 时间：2024/09/21 23:37:00
我们上电路设计课，老师要求用两个4位二进制并行加法器组成8位加法器，然后用7段译码器输出，8位并行加法器我会做，但直接级联到七段译码器不行，要经过一些转换电路。实在是想不出来，各位高手能不能指点一下啊！感激不尽！
8位并行加法器输出的是8位二进制数码，最大可表示256个数，所以数码管要3个，但数码管输入是8421BCD码，我的8位二进制数码如何能转换成3个BCD码送入数码显示管呢？

一个简单的方法是采用静态存储器来代替译码器。存储器不少于256个单元，每个单元至少有12位（bit）。存储器可以用2片1K*8bit的Flash芯片（多于的单元和位不理会即可）。原理是8位加法器的输出作地址码，用于选中存储器的某一单元，存储器的该单元的内容即为3位8421BCD码。余下的事，想必你已知道了。