UC知道ispexpert错误报告！
来源：百度知道 编辑：UC知道 时间：2024/07/02 20:16:45
ispDesignEXPERT Auto-Make Log File
----------------------------------
Updating: Link Design
Starting: 'D:\工具\数字电路\ispsys\bin\Synpwrap.exe -e OR2 -target GAL'
Error output EDIF file OR2.edi
Error executing Synplicity VHDL/Verilog HDL Synthesizer
Done: failed with exit code: 0100.
请问这个错误是什么原因，另外求ispexpert错误报告详解，谢谢！
----------------------------------
Updating: Link Design
Starting: 'D:\工具\数字电路\ispsys\bin\Synpwrap.exe -e OR2 -target GAL'
Error output EDIF file OR2.edi
Error executing Synplicity VHDL/Verilog HDL Synthesizer
Done: failed with exit code: 0100.
请问这个错误是什么原因，另外求ispexpert错误报告详解，谢谢！
http://www.latticesemi.com/forums/forum/messageview.cfm?catid=107&threadid=3381&enterthread=y
ispDesignEXPERT自动做记录文件
----------------------------------
更新： 链接设计
开始： \ “D:\ \工具\ \数字电路\ \ ispsys \ \容器\ \ Synpwrap.exe - e OR2 -目标加仑\”
错误输出EDIF文件OR2.edi
执行Synplicity VHDL/Verilog HDL合成器的错误
覆盖安装下软件