DDRII 代内存是如何实现4通路传输的？

来源：百度知道 编辑：UC知道 时间：2024/07/04 19:09:59
DDR内存的传输频率是实际频率的2倍，网上资料是说的利用时钟线的“上升沿和下降沿”，虽然我还是不怎么明白具体的实现原理，但是暂且不管他。
资料又说，DDRII 代内存比I带快，是因为在从内存阵列到"I/O缓冲器"之间是4条数据线，比I带多一倍。我想问的是，为什么一代的时候只能安排2条？
并行存储器来说，不是有N个存储体，就可以实现N倍与存储周期的速度么？是不是因为，存储体之间的数据会互相干扰？（由于时间间隔太近，来不及将数据输出）

我这些想法，是由于刚学了计算机组成原理而想到的。
你说:是正弦波，这是错误的，不是正弦波，而是方波。也不是波峰波谷，或者波的什么起点，而是，正脉冲和负脉冲。DDR2更不是利用什么起点终点，而是频率高于DDRI一倍。
求你不要不懂装懂好不好？
还有，对于为什么利用“上升沿和下降沿”，而不是直接提高频率，我想也许是为了降低功耗。别的我想不出原因。

楼主问的太专业了。不如上“JEDEC”官网上找找答案。
www.jedec.org

一个波形就是一条正弦波，有波峰和波谷之别，普通的传输为一个周期传输一个bit，而ddr技术则是波峰和波谷各传输一个bit实现同一周期下带宽翻倍，ddr2则是利用波的起点终点个传输一个bit，连同波峰波谷则是一个周期4个bit实现带宽×4，这么说很不专业但是想必你可以理解原理，当然具体的实现还有很多技术在里面