VHDL与VeriHDL哪个好?
来源:百度知道 编辑:UC知道 时间:2024/09/23 05:17:58
VHDL是行为级硬件描述语言,设计者可以不必了解电子器件的内部结构,而从行为逻辑的角度去对器件进行编程,VHDL适合大规模电子系统的设计;
Verilog HDL是门级描述语言,使用者需要对电子器件的内部结构比较了解,从电路逻辑的角度去进行编程,Verilog适合于中、小规模的电子系统的设计;
我个人比较喜欢VHDL
UC知道是一部内容开放、自由的互动网络百科全书
客观、专业、权威的知识性百科全书
来源:百度知道 编辑:UC知道 时间:2024/09/23 05:17:58
VHDL是行为级硬件描述语言,设计者可以不必了解电子器件的内部结构,而从行为逻辑的角度去对器件进行编程,VHDL适合大规模电子系统的设计;
Verilog HDL是门级描述语言,使用者需要对电子器件的内部结构比较了解,从电路逻辑的角度去进行编程,Verilog适合于中、小规模的电子系统的设计;
我个人比较喜欢VHDL