如果等精度频率计的恒误差为十万分之一，那么他是怎样保证误差不超过十万分之一的？

朋友让我来试着回答你的问题吧，我的毕业设计做的就是《基于FPGA的数字频率计》，当然用的是也是VHDL语言来对FPGA编程。所谓等精度测量法的机理是在标准频率比较测量法的基础上改变计数器的计数开始和结束与闸门门限的上升沿和下降沿的严格关系。当闸门门限的上升沿到来时，如果待测量信号的上升沿未到时两组计数器也不计数，只有在待测量信号的上升沿到来时，两组计数器才开始计数；当闸门门限的下降沿到来时，如果待测量信号的一个周期未结束时两组计数器也不停止计数，只有在待测量信号的一个周期结束时两组计数器才停止计数。这样就克服了待测量信号的脉冲周期不完整的问题，其误差只由标准频率信号产生， 与待测量信号的频率无关。因此可以实现精度的恒定。本来还有个图的，但是我不知道怎么加上去，不知道我的解释你懂了吗？